Download file (2.29 MB)
Download as zip (2.2 MB)

Collection

Citation

Description:

最新の半導体システムデザインであるChiplet PackagingやCompute - in- Memoryにおいて機能ブロック間の伝送速度および混載化は必須の要望である．そのためには現行のBack End Of Line (BEOL)で用いられているバンプレス接続を配線材料だけではく，絶縁層にまで拡張し，数十nm - umレベルまでの機械的接続を一括して実施できるプロセス開発が必須である．本講義では，そのための要素技術とそれを支配する基礎理論を解説した．

Rights:

• In Copyright
  

Keyword: Low temperature bonding, Electronics packaging, VUV, Hybrid bonding

Conference: State University of New York Guest Lecture (2025-04-30)

Funding:

Manuscript type: Not a journal article

MDR DOI: https://doi.org/10.48505/nims.6154

First published URL:

Related item:

Other identifier(s):

Contact agent:

Updated at: 2026-01-20 17:12:48 +0900

Published on MDR: 2026-01-21 08:21:32 +0900