Download file (2.29MB)
Download as zip (2.2MB)

コレクション

引用

説明:

最新の半導体システムデザインであるChiplet PackagingやCompute - in- Memoryにおいて機能ブロック間の伝送速度および混載化は必須の要望である．そのためには現行のBack End Of Line (BEOL)で用いられているバンプレス接続を配線材料だけではく，絶縁層にまで拡張し，数十nm - umレベルまでの機械的接続を一括して実施できるプロセス開発が必須である．本講義では，そのための要素技術とそれを支配する基礎理論を解説した．

権利情報:

• In Copyright
  

キーワード: Low temperature bonding, Electronics packaging, VUV, Hybrid bonding

会議: State University of New York Guest Lecture (2025-04-30)

研究助成金:

原稿種別: 論文以外のデータ

MDR DOI: https://doi.org/10.48505/nims.6154

公開URL:

関連資料:

その他の識別子:

連絡先:

更新時刻: 2026-01-20 17:12:48 +0900

MDRでの公開時刻: 2026-01-21 08:21:32 +0900