# Fileset

[152号G02ﾄﾋﾟｯｸｽ(劉 江偉様).docx](https://mdr.nims.go.jp/filesets/41532e82-1220-46e6-91c3-8ebb39803061/download)

## Creator

[劉 江偉](https://orcid.org/0000-0003-2580-7401), [寺地 徳之](https://orcid.org/0000-0002-7731-0547), [達 博](https://orcid.org/0000-0002-0785-8662), [小出 康夫](https://orcid.org/0000-0001-8321-9822)

## Rights

[In Copyright](http://rightsstatements.org/vocab/InC/1.0/)

## Other metadata

[ホウ素ドープダイヤモンド金属-酸化膜-半導体電界効果トランジスタ](https://mdr.nims.go.jp/datasets/4a9ef639-2202-448e-94bd-f16ef6615ab5)

## Fulltext

トピックス記事ホウ素ドープダイヤモンド金属-酸化膜-半導体電界効果トランジスタ物質・材料研究機構劉　江偉、寺地　徳之、達　博、小出　康夫アブストラクト：ホウ素ドープダイヤモンド金属-酸化膜-半導体電界効果トランジスタ（MOSFET）を平坦なダイヤモンドエピタキシャル層上に作製した。500℃アニール前後の室温電気特性からトランジスタ動作を確認した。ドレイン電流と相互コンダクタンスの最大値は、これまでに報告されたホウ素ドープダイヤモンドMOSFETの値を5～10倍上回り、最高性能を達成し、高温耐性に優れたMOSFET 作製に成功した。1．はじめにワイドバンドギャップ半導体であるダイヤモンドは、大きなキャリア移動度、大きな破壊電界および大きな熱伝導率を持つため、高温、高出力および高周波で安定に動作する電流スイッチおよび集積回路への応用が大きく期待されている。最近では、p型水素終端ダイヤモンドやホウ素ドープダイヤモンドの金属-酸化膜-半導体電界効果トランジスタ（MOSFET）が報告されている1-6）。水素終端ダイヤモンドMOSFETは優れた電気伝導特性を持つが、アニール温度の上昇に伴い、水素終端ダイヤモンドの表面チャネルが徐々に消失し、MOSFETの電気伝導特性も大きく劣化してしまう4）。これに対してホウ素ドープダイヤモンドを用いたMOSFETは高温でも良好に動作する点が優れている。ただし室温におけるホウ素ドーパントの活性化エネルギーが大きい（370meV）ため、ホウ素ドープダイヤモンドのホール密度はかなり低く、MOSFETのドレイン電流（ID）と相互コンダクタンス（ｇｍ）最大値はそれぞれ-0.12mA/mm、～2mS/mmと低い値であることが報告されている5), 6)。我々はこれまで、平坦性に優れた（表面粗さ 0.15nm）ホウ素ドープダイヤモンドエピタキシャル層（ホウ素濃度1017 cm-3）上に、金属-半導体ショットキー接合型電界効果トランジスタ（MESFET）を作製し、世界で最高性能のトランジスタ動作を報告したきた7), 8)。ホウ素ドープダイヤモンド表面の平坦性向上によりキャリアの表面散乱が抑制され、ゲート金属/ホウ素ドープダイヤモンド界面の品質向上がもたらされたと考えられる。本報告では、これまでMESFET試作において報告してきた平坦性に優れたホウ素ドープダイヤモンドエピタキシャル層上に作製したMOSFETと500℃でのアニール前後の室温電気特性を紹介する。２．ホウ素ドープダイヤモンドMOSFETの作製図1は、ホウ素ドープダイヤモンドMOSFETの作製プロセスを示している。ホウ素ダイヤモンドエピタキシャル層は、精密研磨されたIb (100) 型単結晶ダイヤモンド基板上に、マイクロ波プラズマ化学気相成長法を用いて、チャンバー圧力140 Torr、成長温度1110℃度で成長させた[図1（a）]。H2およびCH4の原料ガスの流量は、それぞれ49および1sccmであった。チャンバー内壁に残留したホウ素が成長環境内に取り込まれ、エピタキシャルダイヤモンド層がホウ素ドープされた9)。このエピタキシャル薄膜の厚さは約700 nm、表面粗さは0.15 nm、ホウ素濃度は～1017 cm-3であった。ダイヤモンドエピタキシャル層を熱混酸（H2SO4＋HNO3）で3時間処理することで、水素表面を酸素終端に変化させた。Ti/Au二層構造（10/150 nm）のソース/ドレイン電極は、電子ビーム蒸着法によりホウ素ドープダイヤモンド上に蒸着された[図1(c)]。蒸着レートはTiが1Å/s、Auが2Å/sであった。急速急冷アニール装置を用いて、Ar雰囲気中、500℃で20分間アニーリングし、オーミックコンタクトを形成した。Al2O3ゲート酸化膜は、Al(CH3)3と水蒸気前駆体を用いて200℃で原子層堆積法により成膜された[図1(d)]。ゲート電極にはTi/Au（10/150nm）の二層膜が用いられた［図1（e）］。その後、容量結合型プラズマ反応性イオンエッチング装置を利用し、Al2O3膜をエッチングすることで、電極にコンタクトできる窓を開けた[図1(f)]。エッチングのプラズマ出力は100W、チャンバー圧力は3.0Pa、CHF3流量は10sccm、Ar流量は40sccmであった。ホウ素ドープダイヤモンドMOSFETを作製した直後、500℃で30分間のアニールを行なった。MOSFETの電気特性はMX-200/BプローブとB1500Aパラメータアナライザーを使って室温で測定された。図1ホウ素ドープダイヤモンドMOSFETの作製プロセス3．ホウ素ドープダイヤモンドMOSFETの構造および界面特性図２(a)と図２(b)は、それぞれホウ素ドープダイヤモンドMOSFETの走査型電子顕微鏡像と模式図である。図1(a)の挿入図は、白い点線で示した正方形領域の拡大図である。ゲート長は7.0μm、ソース-ゲート電極間は9.9μm、ドレイン-ゲート電極間は17.4μmである。円形のドレイン電極の直径は597.8μmである。図3（a）は、金属/Al2O3/ホウ素ドープダイヤモンドMOSFETの断面透過電子顕微鏡（TEM）像を示している。Al2O3膜厚は23.3 nmと測定された。Al2O3/ホウ素ドープダイヤモンド界面の高分解能TEM像図が3(b)により示される。ホウ素ドープダイヤモンドエピタキシャル層とアモルファスAl2O3膜間の界面反応は見られないが、結晶性ホウ素ドープダイヤモンドとアモルファスAl2O3膜の間には0.5 nm程度の界面層が存在することは分かった。図2ホウ素ドープダイヤモンドMOSFET（a）走査型電子顕微鏡像、（b）模式図。図3 Al2O3/ホウ素ドープダイヤモンドの断面（a）TEM像、（b）高分解能TEM像。4．ホウ素ドープダイヤモンドMOSFETの電気特性図4は、ホウ素ドープダイヤモンドMOSFETの室温でのドレイン電流―ドレイン電圧(ID-VD)の特性を示しており、(a)アニール前および(b)500℃アニール後で測定したデータである。ゲート・ソース間電圧（VGS）は、-16.0～33.0 Vの範囲で+1.0 Vステップで変化している。両方のMOSFETはp型チャネル特性で動作し、確かな飽和特性とピンチオフ特性を有している。アニール前後のMOSFETのID最大値は、それぞれ-0.49mA/mmと-0.6mA/mmであり、オン抵抗は、それぞれ26.9 kΩ·mmと12.8 kΩ·mmである。ホウ素ドープダイヤモンドMOSFETのしきい値電圧(VTH)とgmは、ID-VD特性から求められ、それぞれ図4(c)と図4(d)に示される7), 8)。アニール前後のVTH はそれぞれ 63.2 および 56.1 V である。この値は、我々がこれまで報告したMESFETと同程度である7), 8)。VTH値が大きいため、図 4(a)および図 4(b)の測定 VGS が -16.0～33.0 V の範囲にある ID-VD 特性は、MOSFET がオフ状態に達していないことを示している。アニール前後のMOSFET のgm最大値はそれぞれ 18.7 と 21.4 μS/mmである。本研究の MOSFET ID最大値（-0.60 mA/mm）、gm最大値（21.4 μS/mm）は以前に報告されたの値（-0.12 mA/mmと～2 μS/mm）5), 6)に比較すると、5～10倍増加した。ホウ素ドープダイヤモンドMOSFETの優れた電気的特性は、ダイヤモンド表面の平坦性の向上と改善されたAl2O3/ダイヤモンド界面に起因すると考えられる10)。図4. (a)と(b)はそれぞれ、ホウ素ドープダイヤモンドMOSFETの500℃アニール前後の室温ID-VD特性。(c)と（ｄ）–-VGSとgm-VGS特性。5．結論本研究では、平坦なダイヤモンドエピタキシャル層上に高性能ホウ素ドープダイヤモンドMOSFETを作製した。500℃アニール前後のMOSFETの室温電気特性は、 IDの最大値はそれぞれ–0.49と-0.60 mA/mmであり、gmの最大値はそれぞれ18.7μS/mmと21.4μS/mmであった。このことから、本研究で作製したMOSFETは500℃アニールに対する熱耐性を持っていることが確認できた。謝　辞本研究は、日本学術振興会科学研究費補助金（JP23K03966、JP20H00313および20H05661）、Q-LEAP (JPMXS0118068379)、JSTムーンショット型研究開発事業（JPMJMS2062）、総務省グローバル量子暗号通信網構築のための研究開発（JP MI00316）および文部科学省ナノテクノロジープラットフォームプログラムの支援を受けている。参　考　文　献K. Hirama, H. Sato, Y. Harada, H. Yamamoto, and M. Kasu, Jpn. J. Appl. Phys., 51, p. 090112 (2012).H. Kawarada, T. Yamada, D. Xu, Y. Kitabayashi, M. Shibata, D. Matsumura, and M. Kobayashi, T. Saito, T. Kudo, M. Inaba, and A. Hiraiwa, Proc. 28th Int. Symp. Power Semiconductor Devices ICs (ISPSD), pp. 483–486 (2016).X. Yu, J. Zhou, C. Qi, Z. Cao, Y. Kong, and T. Chen, IEEE Electron Dev. Lett., 39, pp. 1373–1376 (2019).J. Liu, H. Oosato, B. Da, T. Teraji, A. Kobayashi, H. Fujioka, and Y. Koide, J. Phys. D: Appl. Phys., 52, p. 315104, (2019).T. T. Pham, N. Rouger, C. Masante, G. Chicot, F. Udrea, D. Eon, E. Gheeraert, and J. Pernot, Appl. Phys. Lett., 111, p. 173503 (2017).T. T. Pham, J. Pernot, G. Perez, D. Eon, E. Gheeraert, and N. Rouger, IEEE Electron Dev. Lett., vol. 38, pp. 1571-1574, (2017).J. Liu, T. Teraji, B. Da, and Y. Koide, IEEE Electron Dev. Lett., 40, pp. 1748–1751 (2019).J. Liu, T. Teraji, B. Da, H. Oosato, and Y. Koide, IEEE Tran. Electron Dev. 67, pp. 1680-1685 (2020).T. Teraji, T. Yamamoto, K. Watanabe, Y. Koide, J. Isoya, S. Onoda, T. Ohshima, L. J. Rogers, F. Jelezko, P. Neumann, J. Wrachtrup, and S. Koizumi, Physica Status Solidi A, 212, pp. 2365-2384 (2015).J. Liu, T. Teraji, B. Da, and Y. Koide, IEEE Electron Dev. Lett., 40, pp. 1748–1751 (2019).用語解説電界効果トランジスタ（FET）電界効果トランジスタは、ゲート電極に電圧をかけ、伝導チャネルの電界により電子または正孔の流れに関門（ゲート）を設ける原理で、ソース・ドレイン端子間の電流を制御するトランジスタです。ドレイン電流ドレイン電流は、電界効果トランジスタなどの半導体デバイスにおいて、ドレインと呼ばれる電極から流れる電流のことを指し、ソースとドレイン間の電圧とゲート電圧の関係によって決まっている。相互コンダクタンス相互コンダクタンスは、電子デバイスの特性を表す重要なパラメータの一つであり、主に増幅素子や電圧制御デバイスなどで使用される。4image4.wmf30 25 20 15 10 5 0 -5 -10-150510152025     60 50 40 30 20 10 0 -10-200.0-0.2-0.4-0.6-0.8     0 -2 -4 -6 -8 -10-12-14-160.0-0.1-0.2-0.3-0.4-0.5-0.6    0 -2 -4 -6 -8 -10-12-14-160.0-0.1-0.2-0.3-0.4-0.5-0.6    VD(V)ID(mA/mm)VD(V)(b) 500 度アニーリング後(a)アニーリング前VGS(V)-ࡵࡰ�(mA0.5/mm0.5)VGS(V)gm(μS/mm)アニーリング前アニーリング後(c) (d)18.7 μS/mm21.4 μS/mm56.1 V63.2 VVGS: –16.0 ~ 33.0 Vステップ: +1.0 VVGS:–16.0 ~ 33.0 Vステップ: +1.0 VID(mA/mm)アニーリング前アニーリング後image1.emf(a) ダイヤモンド(b)ホウ素ドープ層(c) Ti/Auオーミック電極(f)Al2O3のエッチング(e) Ti/Au ゲート電極(d)Al2O3の堆積image2.emf200 μm50 μmゲートソースドレイン(a) (b)GateSourceDrain7.0 μm9.9 μm17.4 μmAl2O3ソースゲートドレインダイヤモンド（100）ホウ素ドープダイヤモンドimage3.wmf5 nm ホウ素ドープダイヤモンドAl2O3 (23.3 nm)Au/Ti1 nm(a) (b)Al2O3界面層ホウ素ドープダイヤモンド